CVE-2026-29642

CVSS 7.8 HIGHEPSS 0.1%CWE-1244

En resumen

Un atacante local con acceso privilegiado puede manipular registros especiales del procesador XiangShan para modificar bits reservados que no debería alterar. Esto rompe el modelo de seguridad del procesador y puede causar comportamientos impredecibles o escalada de privilegios.

Detalle técnico

La vulnerabilidad permite que un atacante local con capacidad de ejecución en M-mode realice operaciones crafted de lectura/escritura en el CSR menvcfg que violen las especificaciones RISC-V modificando bits WPRI (Write Preserve, Read Ignore). En versiones afectadas de XiangShan, estas operaciones alteran inesperadamente bits reservados en la vista xstatus, eludiendo la garantía de preservación de escritura que impide cambios en campos fuera del alcance previsto.

Resumen generado y traducido por IA a partir de la descripción oficial.

A local attacker who can execute privileged CSR operations (or can induce firmware to do so) performs carefully crafted reads/writes to menvcfg (e.g., csrrs in M-mode). On affected XiangShan versions (commit aecf601e803bfd2371667a3fb60bfcd83c333027, 2024-11-19), these menvcfg accesses can unexpectedly set WPRI (reserved) bits in the status view (xstatus) to 1. RISC-V defines WPRI fields as "writes preserve values, reads ignore values," i.e., they must not be modified by software manipulating other fields, and menvcfg itself contains multiple WPRI fields.

CVSS:3.1/AV:L/AC:L/PR:L/UI:N/S:U/C:H/I:H/A:H

Productos afectados

n/a · n/a

¿Quieres saber si tu infraestructura está expuesta a esto?

Hablar con TrueHacking →

Referencias

https://docs.riscv.org/reference/isa/priv/machine.html https://docs.riscv.org/reference/isa/priv/priv-csrs.html https://github.com/OpenXiangShan/XiangShan/commit/5e3dd63 https://github.com/OpenXiangShan/XiangShan/issues/3934