Falhas do tipo CWE-1264
2 resultadosDessincronização insegura entre canais de controle e dados em lógica de hardware
Uma fraqueza em designs de hardware onde os sinais de controle e dados não estão adequadamente sincronizados, permitindo que dados incorretos sejam processados ou que instruções de controle sejam aplicadas a dados errados. Isso ocorre quando mecanismos de sincronização (como handshakes ou barriers) são implementados de forma inadequada, abrindo brechas para race conditions ou execução fora de ordem.
Um processador que inicia a escrita de dados em memória antes de confirmar que a instrução de controle foi completamente recebida, permitindo que um atacante manipule qual endereço recebe qual valor modificando sinais durante a janela de vulnerabilidade.
Implementar protocolos de sincronização robustos (como handshakes com múltiplos estágios ou barreiras de memória) entre canais de controle e dados, com verificação explícita de que ambos estão alinhados antes de qualquer operação. Realizar testes exaustivos de timing e simulações de race conditions no design de hardware antes da produção.