Weaknesses of type CWE-1245
5 resultsMáquinas de estado finito (FSM) mal implementadas em lógica de hardware
É quando a lógica de hardware que controla transições entre estados não trata corretamente todas as condições possíveis ou deixa estados inalcançáveis, causando deadlocks, comportamentos não esperados ou exposição a estados perigosos. O risco é que o circuito fica travado, executa operações fora da sequência correta, ou ignora checagens de segurança que deveriam bloquear acessos.
Um processador que valida credenciais por FSM pode ter uma falha onde a transição de 'validando' para 'acesso negado' não funciona em caso de timeout, deixando o estado indefinido e permitindo acesso mesmo após falha de autenticação.
Especifique explicitamente todas as transições de estado, incluindo casos de erro e timeout; use ferramentas de verificação formal (model checking) para garantir que toda entrada leva a um estado válido; e implemente um estado de falha seguro (default) que nega acesso quando a FSM se comporta de forma inesperada.