Weaknesses of type CWE-1342
3 resultsExposição de informações via estado microarquitetural após execução transitória de registradores
É uma vulnerabilidade de canal lateral que explora a execução especulativa do processador. Quando o CPU executa instruções que serão descartadas (execução transitória), dados sensíveis permanecem visíveis no estado microarquitetural dos registradores. Um atacante consegue inferir esses dados medindo efeitos colaterais como tempo de cache ou padrões de acesso à memória, mesmo após a execução ser anulada.
Um processo malicioso força o processador a especular sobre um caminho de código que acessa um registrador contendo uma chave criptográfica. Embora a especulação seja revertida, o atacante consegue coligir qual valor estava lá através de timing attacks ou análise de cache, vazando parte ou toda a chave.
Implementar mitigações a nível de firmware/BIOS (patches microcode), usar instruções de barreira de execução especulativa (lfence, serialization), isolar dados sensíveis em zonas de memória protegida, e aplicar técnicas de constant-time em operações críticas para reduzir superfície de timing observável.